Skip to content

FPGA Multiplayer Tetris

ardware-accelerated Tetris on a Spartan-7 FPGA + MicroBlaze by @michaelxu2288, with a VGA/audio pipeline and two-player UDP Ethernet over a WIZnet W5500 Pmod.

irina

Published July 13, 2026

Original author: michaelxu2288Original source (new tab)

FPGA Multiplayer Tetris

Project description

프로젝트가 하는 일 FPGA Multiplayer Tetris는 Xilinx Spartan-7(Urbana) FPGA 위에 구현한 하드웨어 가속 테트리스입니다. MicroBlaze 소프트 프로세서(SoC)가 게임 로직·입력·점수·네트워크를 담당하고, 그래픽·오디오·네트워킹은 커스텀 SystemVerilog 엔진으로 처리합니다. 최신 리비전에서 2인 이더넷 대전(UDP/IPv4) 이 추가되었습니다. 하드웨어 가속 VGA/HDMI 파이프라인: shape ROM + palette ROM 조회로 640×480@60Hz 렌더링(25.175MHz 픽셀 클럭) MicroBlaze SoC: C 펌웨어가 게임플레이·USB 키보드 입력(AXI UART-Lite/MAX3421E)·점수·이더넷 소켓 관리 온칩 BRAM: 10×20 플레이필드를 듀얼포트로 저장 → 로직과 CPU가 충돌 없이 동시 접근 오디오: AXI SPI 코덱 + PWM IP로 MIDI 스타일 ROM의 사각파 톤을 재생(테트리스 테마) 결정적 타이밍: vsync 기반 tick으로 낙하 속도 제어 멀티플레이어: lwIP(소프트웨어) 또는 W5500 하드웨어 스택을 통해 UDP로 두 인스턴스를 <16ms 지연으로…

Keep reading with a free account

Guests can read 15 projects per visit. Log in or create a free account to read the full description, open the documents and join the comments.

Similar projects you might like