Skip to content

Underwater acoustics positioning system using W5300 with FPGA and DSP

This atricle introduces an underwater acoustics positioning system using W5300 with FPGA and DSP chips.

chen

Published January 03, 2023 · © Apache License 2.0 (Apache-2.0)

Original author: 86ic · ChinaOriginal source (new tab)

Underwater acoustics positioning system using W5300 with FPGA and DSP

Components

Hardware components

Project description

近年来,海洋开发日益影响人们的生活和国家社会的发展。海洋油气开发、海底光缆工程、海底矿产资源探测等等都离不开水下声学定位的支持。目前广泛采用的水下目标定向系统是合作目标定向系统,合作目标定向系统可分为

近年来,海洋开发日益影响人们的日子和国家社会的开展。海洋油气开发、海底光缆工程、海底矿产资源勘探等等都离不开水下声学定位的支撑。现在广泛选用的水下方针定向体系是协作方针定向体系,协作方针定向体系可分为协作方针、声传感器阵列、信号处理和数据处理等部分。协作方针便是被丈量的方针,但它能发射用于丈量的协作信号。声传感器阵列在空间布设成必定的几许形状,对协作信号进行取样,取得方针的原始数据。信号处理部分把接纳到的采样信号,转变成能反映方针声场特征的有用信号,构成观测数据。上述体系中信号处理和数据处理部分是定位体系的中心部分,本文提出一种水下协作方针定向体系的数字信号处理硬件渠道解决计划以及依据该渠道的声学定位算法的硬件完结计划,该渠道选用FPGA和DSP为首要芯片,具有体积小、实时性强等特色。

1 硬件整体规划计划

1.1 硬件作业原理

该数字信号处理硬件渠道应用于水下应答器的定位体系中,具有4路模仿信号输入和1路模仿信号输出。体系作业时,主控机取得经过网络接口取得上位机(PC)一组指令输出一组经过编码的模仿信号,相应的应答器发送一组固定频率脉冲信号,主控机经过核算四元十字阵接纳到的4路模仿信号可以得到应答器的方位间隔信息,一起主控机经过RS232接口和舰载MCU通讯取得GPS数据、运动参阅单元等信息。主控机终究将核算得出的信息及串口接纳到的信息传给上位机。

1.2 硬件框图

体系硬件框图如图1所示。依据水下应答器定位的处理使命及实时性要求,选用美国亚德诺半导体技能有限公司(Analog Device Inc,ADI)的TigerSHARC系列ADSPTS201作为主处理器。它可以对4路A/D同步收集的模仿信号进行有限冲击呼应(Finite Impulse Response,FIR)滤波、副本相关、快速傅里叶变换等运算,检测出有用信号,准确估量信号时延并得出应答器方位间隔信息,终究将核算结果经过网络接口上传给上位机,完结方针的定位。

 

依据DSP和FPGA的水声定位体系主控机规划

 

2 DSP体系规划

2.1 高速信号处理器ADSPTS201芯片简介

ADSPTS201 TigerSHARC DSP是一款功用极高的静态超标量处理器,其内核作业频率高达600 MHz,具有24 Mbit的片内存储,专对大的信号处理使命和通讯结构进行优化。一

个指令周期仅需1.6 ns,且DSP每周期可以履行多达4条指令,24个16位定点运算和6个浮点运算。4条彼此独立的128位宽度的内部数据总线,每条总线别离衔接6个4 Mbit内部存储器块中的1个,供给四字的数据、指令及I/O拜访和33.6 GB/s的内部存储器宽度。

2.2 FLASH接口电路规划

ADSP TS20X系列处理器支撑多种程序引导加载方法:1)EPROM引导方法经过处理器外部总线进行程序引导和加载:2)主机引导方法经过主机或许将其他处理器作为主机,完结处理器的程序引导和加载;3)链路口引导方法经过处理器的链路口完结程序的引导和加载;4)非引导方法经过外部不同的Strap信号,从内部存储器的不同地址开端履行程序。

本体系选用第一种引导方法,外部存储器挑选富士通公司的FLASH器材MBM29LV400TC,衔接方法如图2所示。

 

依据DSP和FPGA的水声定位体系主控机规划

 

ADSPTS201的FLASH加载方法比较简单完结。在DSP复位期间,经过的确引脚BMS信号,承认FLASH加载方法。ADSPTS201对FLASH的少些也比较简单完结,硬件装备好之后只要将加载程序经过编译生成的.ldr文件经过外部总线写入外部存入空间中即可。

2.3 网络接口电路规划

体系与上位机PC的沟通是经过网口的方法完结,本体系的网口选用DSP直接操控,网口芯片选用W5300。W5300是WIZnet公司的单芯片器材,选用0.18μmCMOS工艺,内部集成10/100M以太网操控器、MAC层协议和TCP/IP协议栈,首要应用于高集成、高安稳、高功用和低成本的嵌入式体系中。

本体系中选用TCP的方法进行通讯,在通讯前进行握手确保下发的指令和上传的数据可以实时的传送。上位机向下发送指令和参数时,因为可以选用中止的方法进行,可以有

效的节省可编程输入输出口FLAG口(ADSPTS201只要4个FLAG口FLAG0—FLAG3)。

2.4 电源规划

ADSPTS201处理器要求有多个电源:VDD(内部)、VDD_A(模仿PLL)、VDD_IO(外部IO)以及VDD_DRAM。其间对电源VDD滤波可以得到VDD_A。因为本体系选用时钟频率是600MHz,所以需求3种电压值,别离是:1.2 V(典型电流2.9 A)、1.6 V(最大电流0.43 A)、2.5 V(典型电流0.15 A)。

体系输入电压是5 V,考虑到1.2 V需求的电流较大(FPGA的内核电压也是1.2 V),为了削减电源复杂度,选用一个DC/DC器材独自供电,这儿选用TI公司的TPS54612器材,输入电压是3~6 V,输出电流可到达6 A,满意体系要求。关于1.6 V和2.5 V,电流要求比较低,别离选用TI公司TPS55386和TPS72516器材,可以满意体系要求。

别的,因为ADSPTS201的内核电压1.2 V的作业电流较大,到达了3 A,为了确保处理器可以正常作业,有必要给TS201装置散热装置如散热片等。

3 FPGA体系规划

因为ADSPTS201处理器的偏重于信号处理,操控能力较弱,所以本体系FPGA基本完结了一切逻辑操控、外部接口、外部通讯的功用。而关于FPGA而言,这些作业都可以轻松担任,一起也可以让DSP专心于信号处理使命本体系挑选的是Altera公司的CycloneⅢ系列FPGA。

3.1 ADC模块规划

本体系的AD转化接口选用ADI公司AD7985芯片,采样频率可到达2.5 Msps,采样精度即数据位数为16 bit,选用的SPI接口。

FPGA中,首要将AD收集到的串行数据转化成并行数据存入双口RAM,当双口RAM半满和全满时别离发送一次IRQ0中止,完结一次乒乓缓存,确保了ADC可以一向坚持收集状况的一起处理器可以有满意时刻进行数据的处理,使体系具有实时性。一起ADC操控器寄存器映射到DSP某一地址上,发动/中止AD转化,其体系框图如图3所示。

 

依据DSP和FPGA的水声定位体系主控机规划

 

3.2 DAC模块规划

本体系的DAC器材选用的ADI公司的AD5664,选用SPI接口,串行时钟可以到达70 MHz,精度是16 bit。

FPGA中的DAC逻辑接口的首要功用是将DSP写入FPGA的发射信号的组号信息,然后经过查表得到写入DAC寄存器的16位并行数据,确保DAC器材经过D/A转化发生所需组号对应的信号。

3.3 PGA扩大模块规划

数字量操控增益的扩大器也比较多,可是带宽及增益可以满意的要求比较少,单片增益无法到达60 dB,因而需求两片可编程增益扩大器级联以完结60 dB的可变增益。挑选可编程增益扩大器还有必要考虑前级滤波器输出为双极性信号,然后级的ADC要求为单极性输入。因而归纳考虑,挑选PCA113和PGA103级联,完结体系的可变增益要求。

PGA103是通用型可编程增益扩大器,由两个CMOS/TTL兼容的输入进行数字编程挑选,增益为1、10或100。PGA113可供给1、2、5、10、20、50、100以及200等规模增益,选用SPI写入指令字操控。

FPGA中扩大增益的操控选用AGC的方法,首要设置一个默许倍数,将ADC收集的数据存入DSP,核算其信号的能量,经过比照实验室数据,DSP将需求的倍数写入FPGA树立的相应的寄存器,终究经过SPI接口和操控线写入PGA113和PGA103,完结可编程扩大的功用。

4 体系验证与定论

将本体系和应答器协作,在消声水池进行实验,将TS201处理器核算所得到的数据与MATLAB环境下的核算结果进行比照,如图4所示,可看出理论的互相关峰值和核算得出的互相关峰值是共同的,证明该核算结果的准确性。

 

依据DSP和FPGA的水声定位体系主控机规划

 

5 结束语

文中论述了依据DSP+PGA的水声定位体系主控机规划,而且完结了发生不同组号发射信号以及对4路接纳通道信号的核算,成功的核算出了协作方针的方位信息,具有实践的工程价值。

Comments

Comments