Combining High-Speed AHB Bus With Low-Speed EMIF Bus Using A Zero-Delay Bus Coupling Method

Project description

고속 AHB와 저속 W5300(EMIF)을 잇는 Zero-Delay 버스 커플링 컨트롤러 200MHz ARM 코어가 70MHz짜리 W5300에 접근할 때, AHB의 "16클록 타임아웃" 규칙은 통신을 실패시키거나 프로세서를 통째로 멈춰 세웁니다. 이 프로젝트는 FPGA 안에 "Zero-Delay 컨트롤러"를 두어, ARM이 주소·제어 신호만 2클록에 던지고 버스를 즉시 놓아주도록 만들어 이 구조적 충돌을 해소합니다. COMPONENTS Hardware components 국산 SoC FPGA — Jingwei Qili(京微齐力) H7P20N0L176 (FPGA 패브릭 + Cortex-M3 코어 + 온칩 SRAM 통합, 최대 220MHz) WIZnet W5300 — Hardwired TCP/IP 이더넷 컨트롤러 (16비트 병렬 버스, 본 실험의 EMIF 페리페럴) 전원부 — 외부 입력 → 베이스플레이트 레귤레이터 → 3.3V / 1.8V / 0.95V 코어보드 공급 JTAG 다운로더, 로직 애널라이저(파형 검증용) Software & Tools Fuxi(伏羲) 2023 — Jingwei Qili EDA 툴체인 (합성·배치배선·비트스트림 생성)…