FPGA Slow Control Interlock System (SCIS)
An FPGA-based Slow Control Interlock System on a Cologne Chip GateMate FPGA that ingests measurement data over UDP via dual WIZnet W5500 modules (RX/TX).
0
Project description
상위프로젝트 존재 상위 프로젝트와의 관계: 이 글이 다루는 daanders03/SCIS_DataConcentrator는 더 큰 SCIS 프로젝트인 HTI-OVGU/FPGA-centric-SCIS(마그데부르크대 HTI 연구실, MIT)의 데이터 컨센트레이터(Data Concentrator) 구현에 특화된 저장소입니다. 상위 프로젝트는 SCIS를 "관리 감시 유닛(Supervisory Monitoring Unit)"이라는 전체 아키텍처 관점에서 기술하고, 이식성(여러 FPGA로 포팅 가능한 HDL 설계)을 강조합니다. 즉 상위 = 전체 SCIS 아키텍처, 이 글 = 그 안의 데이터 컨센트레이터 상세로 보시면 됩니다. (상위 프로젝트 소개 글: viktor / https://maker.wiznet.io/viktor/projects/fpga-centric-slow-control-interlock-system-scis - https://github.com/HTI-OVGU/FPGA-centric-SCIS) 프로젝트가 하는 일 SCIS(Slow Control Interlock System) 는 여러 계측 장비에서 오는 측정값을 한곳에 모아, 임계값을 넘으면 즉시…
Keep reading with a free account
Guests can read 15 projects per visit. Log in or create a free account to read the full description, open the documents and join the comments.
