Digital Lock-in Amplifier on FPGA
Cyclone V FPGA에 구현한 2채널 디지털 락인 증폭기. 잡음 속 미약 신호의 크기·위상차를 실시간 측정해 W5500 TCP로 호스트 PC에 스트리밍합니다.
0
Project description
프로젝트가 하는 일 락인 증폭기(Lock-in Amplifier) 는 잡음에 파묻힌 미약한 신호를, 기준(reference) 주파수에 동기시켜 뽑아내는 계측 기법입니다. 이 프로젝트는 그것을 FPGA 디지털 로직으로 구현한 2채널 DLIA입니다. 측정 대상: 두 입력 신호 — body 채널과 reference 채널 — 의 크기(magnitude) 와 위상차(phase difference, delta_phase = φ_body − φ_ref) 를 실시간 측정 신호 체인(전부 손으로 짠 Verilog RTL): NCO(수치제어발진기, my_nco.v) — sin/cos 생성 (32-bit 위상 누산기) IQ 믹서(nco_mixer_pipe.v) — 입력을 기준 신호와 곱해 I/Q 분리 락인 적분기(lock_in_accum.v) — 정수 주기 적분 + 정규화 CORDIC(cordic_iq.v) — I/Q 쌍에서 크기·위상 산출 (Q1.31) 클럭 도메인 교차: 두 ADC 사이를 그레이 포인터 비동기 FIFO(async_fifo_gray.v)로 안전하게 건넘 검증: cocotb 골든모델(Python+NumPy 기준값 대조) + Verilog…
Keep reading with a free account
Guests can read 15 projects per visit. Log in or create a free account to read the full description, open the documents and join the comments.
