[W5300] WR/RD 신호 변경 적정시간 문의
Ethernet Chips
No replies yet. Be the first to reply.
Join the discussion.
Ethernet Chips
No replies yet. Be the first to reply.
Join the discussion.
Share projects and connect with makers.
Joined before the site update? first.
New to WIZnet Makers?
We sent a verification link to your address. Open it to activate your account, then log in.
Accounts from this email provider are reviewed by an administrator after verification. Approval usually takes one business day.
Already have an account?
Enter your email address. If it belongs to an account, we'll send a link to set a new password. Members who joined before the site update use this to set their password.
If an account uses that address, we sent a link to set a new password. The link works once and expires in 30 minutes.
Know your password?
Need an account?
RE: [W5300] WR/RD 신호 변경 적정시간 문의
by bangbh ·
안녕하세요.
별도로 정의된 적합한 falling time은 없습니다.
falling time보다는 address와 data setup time이 중요합니다.
위는 데이티 시트의 read time에 관한 것인데요.
tADDRs-h, 그리고 tDATAs-h 등 data와 address가 셋업/홀드되는 타이밍이 잘 지켜지면 됩니다.
증상을 보면 데이터 셋업 타이밍이 너무 짧거나 데이터 홀드 타이밍이 너무 길어진 상태에서 데이터가 읽히는게 아닌가 합니다.
감사합니다.
RE: RE: [W5300] WR/RD 신호 변경 적정시간 문의
by Member 11141 ·
안녕하세요? 답변 감사합니다.
Write부분에 대해 추가 질문 드리겠습니다.
Write timing 도를 보았을 때 ,
tDATAs는 min 7ns로 MCU address setup time을 208ns 정도로 설정했기 때문에 이 부분 때문에 문제가 발생하지는 않았을 것이라고 생각합니다.
tDATAh도 min 7ns인데 /WR, /CS 철수할 때 간격이 HCLK1-clock(13ns)여서 문제가 되지 않을 것으로 생각합니다.
그리고 tADDRs(max 7ns)가 /CS,Address와 연관있는 timing이니 /WR falling&rising time을 조정하는 부분과는 연관이 없다고 판단됩니다.
이런 상황에서 falling time에 따라 데이터 전송에 문제가 생길 수 있는 요인에 어떤것이 있는지 궁금합니다.
RE: [W5300] WR/RD 신호 변경 적정시간 문의
by bangbh ·
안녕하세요!!
falling이나 rising timing은 크게 IC 동작과 크게 연관이 없습니다.
정확한 내용은 오실로스코프로 찍어봐야 답변을 드릴 수 있을 것 같습니다.
그리고 솔직하게 말씀드리면 저도 보드에 맞춰 여러 타이밍을 수정해가면서 오실로스코프로 찍어보며 작업합니다. 하하…
IC 스팩으로는 정확하게 클럭을 카운트하여 ns 단위로 데이터 시트에 기재하지만 Host 종류 등 여러 환경에 따라 달라지는 요소들을 전부 데이터시트에 적용할 수 없는 점은 이해해 주시기 바랍니다.
감사합니다.
RE: [W5300] WR/RD 신호 변경 적정시간 문의
by Member 11141 ·
답변 감사합니다.
추가적으로 궁금한게 있어 질문드립니다.
/WR 신호의 rising/falling 신호의 요구사항이 따로 있는지 궁금합니다, 그리고 혹시 신호 인가 시overshoot/undershoot 부분의 요구사항이 따로 있는지 궁금합니다. 만약 존재한다면 overshoot/undershoot 의 허용범위를 알려주시면 저희가 스코프로 찍어보고 문제를 개선하는데 도움이 될 것 같습니다.
감사합니다.
RE: [W5300] WR/RD 신호 변경 적정시간 문의
by Member 11141 ·
답변 감사합니다. 회로에 30pF cap을 단 이유는 노이즈를 제거하기 위함입니다.
보통 15~30pF의 cap을 달아서 노이즈를 방지하는 것으로 알고 있습니다.
그리고 cap을 단 것과 뺀 것 모두 테스트 해 보았는데, Cap이 없을 때
undershoot 0.88V, falling time 5ns일 때 깨짐이 발생했고,
undershoot 0.58V, falling time 7.5ns일때 잘 되는 것을 확인했습니다.
저희가 사용하는 mcu의 1 출력이 3.3V이기 때문에 overshoot은 상관없을 것 같고, 잘 되는 상황입니다.
그런데 Cap을 단 경우와 안 단 경우 모두 undershoot 허용범위인 -0.5V 기준으로 벗어나도 되는 경우가 있고, 허용범위 이내인 경우 안되는 경우도 있습니다.(1.1.2V 4.5ns의 falling time을 가지는 경우와 data 깨짐 발생, 0.72V, 6.5ns의 falling time을 갖는경우는 잘 됨, 0.42V 9.5ns 안 됨)
Mode Register WDF 0,1,2의 값을 모두 1로 인가하여 Data Fetch Time을 46ns로 갖고가서 문제가 없을 것으로 추측하는데, 왜 이렇게 되는지가 궁금합니다.
현재 양산을 앞두고 정확한 기준점을 알고 싶어 지속적으로 질문 드립니다.
감사합니다.
RE: [W5300] WR/RD 신호 변경 적정시간 문의
by Member 11141 ·
안녕하세요?
답변 감사합니다.
Read가 아닌 Write에 대한 문의가 맞습니다.
그리고 타이밍은 맞춰서 잘 사용중인데 궁금한것은 데이터시트상 전압 허용범위가 -0.5V<Vin<5.5V인데
이전 질문에서의 언급처럼 Undershoot이 허용 범위 밖이어도 사용해도 이상없는지가 궁금해서 질문드립니다.