---
title: "[W7500x]WIZ750SR-DBL 통신 테스트 문의"
url: "https://maker.wiznet.io/forum/13437"
markdown_url: "https://maker.wiznet.io/forum/13437/md"
type: "Forum topic"
category: "MCU & Boards"
author: "freeddr"
created: "2019-08-12T06:06:05+09:00"
last_activity: "2019-08-19T01:52:18+09:00"
language: "ko"
views: 885
replies: 15
source: "WIZnet Makers forum (https://maker.wiznet.io/forum/)"
---

# [W7500x]WIZ750SR-DBL 통신 테스트 문의

## Question

Asked by freeddr on 2019-08-12 in MCU & Boards.

안녕하십니까 Wiz750sr-DBL 로 테스트 중입니다. 클럭 부분도 수정을 해보았지만 테스트시 아래와 같이 AX1에서 에러가 납니다.(기본 소스 클럭이나 48MHz 에서나 같은 문제가 생겼습니다. ) W5500 에서는 문제가 없었습니다.

[![Ax1](https://maker.wiznet.io/forum_uploads/wiznet/original/2X/b/be95dcce48b93189e6870ae84b5a18071d6b2331.png) Ax1783×563 233 KB](https://maker.wiznet.io/forum_uploads/wiznet/original/2X/b/be95dcce48b93189e6870ae84b5a18071d6b2331.png)

Wiz750sr-100 의 보드로 테스트 결과 같은 문제가 보였으나 기본 소스 클럭에서 좀더 안정적이었을뿐 문제가 발생 하였습니다.

저프로그램의 에러는 데이터가 깨지는건가요 아니면 응답이 늦어 생기는 건가요 저 문제가 발생을 해도 사용상 문제는 없는건지 문의 드립니다.

## Replies

### Reply 1 by jameskim, 2019-08-12

안녕하세요.
우선 WIZ750SR-DBL이나 WIZ750SR-100을 가지고 Loopback 테스트를 어떻게 하셨는지 궁금합니다.
Loopback 테스트를 위해서 모듈의 UART RX/TX 핀을 연결해두셨나요?

테스트 환경 구성에 대해서 먼저 알려주시면 감사하겠습니다.

### Reply 2 by freeddr, 2019-08-12 (in reply to reply 1)

디버그용으로 uart0을 둘다 초기화 하여 출력으로 사용을 하였으나 초기 ip정보를 출력 하고 데이터 전송시 관여 하지는 않았습니다. 다른 설정은 없습니다.
소스는 W7500-master\W7500x_Library_Examples\Projects\Peripheral_Examples\WZTOE\LoopbackTest 를 사용 하였습니다.

### Reply 3 by jameskim, 2019-08-12

WIZTOE\LoopbackTest 에 있는 코드를 컴파일해서 바이너리를 다운로드해서 사용하셨다는 뜻으로 이해했습니다. 맞나요?
WZTOE 라이브러리에 있는 예제의 Clock과 WIZ750SR-100이나 WIZ750SR-DBL에 사용된 Clock 소스가 차이가 나는 것으로 알고 있습니다. 따로 확인해서 답변 드리도록 하겠습니다.

감사합니다.

### Reply 4 by freeddr, 2019-08-12

네 맞습니다 혹시 Clock 를 만들때 적용해야 되는 소스가 있으면 알려 주셨으면 합니다. 감사합니다.

### Reply 5 by jameskim, 2019-08-12

WIZ750SR-100 또는 WIZ750SR-DBL은 Clock Source가 External 12MHz를 사용합니다.
WZTOE 라이브러리 예제에서 Clock Source를 External 12MHz에 4분주 해서 사용하는 것으로 조정해서 사용해보세요.

### Reply 6 by freeddr, 2019-08-12

그것도 사용 중입니다. 그것 역시 같은 결과가 나오네요…

### Reply 7 by scott, 2019-08-13

안녕하세요 위즈네트 입니다.

혹시 지금 사용하시는 코드가 내부클럭을 이용하는 코드가 아닌가요?

감사합니다.

### Reply 8 by freeddr, 2019-08-13

SYSCLK_EXTERN_OSC 활성화 하고 EXTERN_XTAL 12000000UL 로 수정 하면 되는거 아닌지요?? 내부 클럭이라 하시면 어떤 부분인지?

### Reply 9 by freeddr, 2019-08-13

SystemCoreClockUpdate_User 혹시 이 함수를 말씀 하시는거라면 테스트 해보았습니다.

### Reply 10 by lawrence, 2019-08-13

안녕하세요

wiz750sr-100 전용으로 제공되는 펌웨어가 있습니다.
펌웨어의 기본 설정은 외부클럭으로 정의되어 있습니다.

사용하시는 보드가 공식 출시되지는 않았지만 아래 wiz750sr-100 펌웨어로도 동작할 것으로 생각됩니다.

사용하실 때 W7500x_board.h에서 wiz750sr 로 정의된 부분을 wiz750sr-100으로 바꿔주시면 됩니다.

![](https://github.githubassets.com/favicons/favicon.svg) [GitHub](https://github.com/Wiznet/WIZ750SR)

![](https://maker.wiznet.io/forum_uploads/wiznet/original/2X/7/70bca430ecd249ead35d3e1dfb8d6ac08179b372.png)

### [GitHub - Wiznet/WIZ750SR: WIZnet Serial to Ethernet(S2E) module based on...](https://github.com/Wiznet/WIZ750SR)

WIZnet Serial to Ethernet(S2E) module based on W7500 chip, WIZ107/108SR S2E compatible device - GitHub - Wiznet/WIZ750SR: WIZnet Serial to Ethernet(S2E) module based on W7500 chip, WIZ107/108SR S2E...

감사합니다.

### Reply 11 by lawrence, 2019-08-13

위의 답변과 관련해서 loopback 테스트는 펌웨어에 loopback application이 포함되어 있으므로 loopback.h 선언하신 뒤 사용하시면 됩니다.

진행하시면서 안돼는 부분있으시면 언제든 답변 부탁드립니다.

감사합니다.

### Reply 12 by freeddr, 2019-08-13

750sr-100 소스로 eboot 소스로 loopback 를 넣고 48MHz 로 wiz750sr-100 보드에 넣었습니다만. 멈춤 증상은 있습니다. W7500x_board.h 에서 WIZ750SR_1xx로 정의 하였습니다.
SystemInit_User(CLOCK_SOURCE_EXTERNAL, PLL_SOURCE_12MHz, SYSTEM_CLOCK_48MHz);로 클럭을 세팅 하였습니다. Ax1에서 테스트 중 멈추거나 이전에 나던 에러 증상이 납니다. 감사합니다.

### Reply 13 by lawrence, 2019-08-14

네 일단 설정에서 특별히 잘못된 부분은 없습니다.
혹시 테스트 하신 코드를 보내주시면 확인해보겠습니다.

감사합니다.

### Reply 14 by freeddr, 2019-08-14

[WIZ750SR-master 수정.zip](https://maker.wiznet.io/forum/legacyFile.asp?path=n48U9vJQyOitqTodev6xdusLNen.zip) (1.9 MB)

\WIZ750SR-master\Projects\S2E_Boot 의 프로젝트를 사용 하였습니다.

### Reply 15 by lawrence, 2019-08-19

보내주신 펌웨어를 컴파일해서 다운로드했는데 application이 동작하지 않는건지 터미널상에 어떤 메시지도 안뜨더라구요… 그래서 일단 공식 750sr 펌웨어에서 boot 쪽에 loopback 어플리케이션을 올려서 동작시켰습니다.

클럭부분도 외부클럭으로 변경했습니다. 한번 비교해보시면 좋을 것 같습니다.

그리고 보내주신 파일의 main을 확인했는데 일단 udp의 port는 sock별로 다르게 지정해주셔야 통신이 원할하게 될듯합니다.
또한 소켓 1,2번은 보드에서 사용하는 소켓으로 0,3,4,5,6,7 으로만 통신이 가능합니다.

확인해보시고 답변부탁드립니다.

[WIZ750SR.zip](https://maker.wiznet.io/forum/legacyFile.asp?path=eIFJqL6lB1kRZzjGvyNz7j2fUQD.zip) (3.8 MB)

bin파일 경로입니다. (WIZ750SR\Projects\S2E_Boot\bin)

---

Source: https://maker.wiznet.io/forum/13437